

**República Bolivariana de Venezuela**  
**Ministerio del Poder Popular para la Educación**  
**Universidad de Carabobo**  
**Facultad Experimental de Ciencias y Tecnología**  
**Departamento de Computación**

**PROYECTO DE COMPARACIÓN DE POLÍTICAS DE  
REEMPLAZO  
(LRU, FIFO, LFU) PARA UN TIPO DE MEMORIA DE  
CACHE ASOCIATIVA**

**Profesor:**

José Canache

**Estudiantes:**

Jesús Barrera (C.I. 31.530.092)

Edael Duque (C.I. 30.800.814)

Naguanagua, 10 de marzo de 2026

## 1. Planteamiento del Problema

En la arquitectura de las computadoras modernas existe una brecha significativa de rendimiento entre la velocidad del procesamiento de la CPU y la velocidad de acceso de la memoria principal, la memoria RAM. La memoria caché actúa como un puente para mitigar esta latencia entre la memoria y el procesador, almacenando temporalmente los datos a los que se accede con mayor frecuencia. Sin embargo, debido a que la capacidad de la caché está muy reducida en comparación con la memoria RAM, surge una cuestión: cuando la caché se llena y aún se necesita almacenar nuevos datos, el sistema debe decidir qué elemento existente debe ser reemplazado. Una elección ineficiente puede provocar una alta tasa de fallos que se traduce en coste como ciclos de reloj, degradando de manera drástica el rendimiento de un sistema. El problema yace en determinar cuál de las políticas de reemplazo disponibles consigue maximizar la tasa de aciertos bajo diferentes patrones y cargas de trabajo.

## 2. Objetivo del Proyecto

Desarrollar un simulador de memoria caché, capaz de implementar y evaluar el desempeño de las políticas de reemplazo LRU, FIFO y LFU, que serán explicadas en mayor detalle a continuación. El simulador permitirá medir de manera cuantitativa el tiempo de ejecución y la tasa de aciertos, facilitando el análisis comparativo que nos permita visualizar qué estructuras de datos son más eficientes para gestionar cada política en un entorno de simulación.

Se van a describir las políticas que vamos a trabajar:

**FIFO (First-in, First-out):** es la política más sencilla de las tres. Se basa en el principio de la antigüedad. El primer bloque que entra en la cache es el primero en ser reemplazado cuando se requiera de espacio. Utiliza estructuras de cola. No tiene en cuenta cuántas veces o qué tan recientemente se ha accedido a un bloque, simplemente sigue un orden cronológico estricto. La ventaja de FIFO es que tiene una muy baja sobrecarga computacional, sin embargo, puede expulsar datos que se usan con mucha frecuencia solo porque fueron cargadas con

mayor antigüedad.

**LRU (Least Recently Used):** se basa en el principio de localidad temporal, o sea, expulsa el bloque que no ha sido utilizado por el período de tiempo más largo. Requiere mantener un registro del orden de uso. Cada vez que se accede a un bloque, este se marca como el más recientemente usado y se posicionaría al final de una lista de prioridades de reemplazo, el primero de esa lista sería el usado menos recientemente. Ofrece una tasa de aciertos mayor, ya que los datos usados recientemente tienen mayor probabilidad de ser usados de nuevo, entonces es más difícil que sean reemplazados. Entre los detalles de esta política reside en la complejidad de implementación para poder ser usado eficientemente.

**LFU (Least Frequently Used):** se enfoca en la intensidad de uso. Expulsa el bloque que ha sido solicitado con menor frecuencia desde que ingresó en la caché. Asocia un contador a cada bloque de memoria. Cada vez que ocurre un acierto, dicho contador aumenta. Si hay un empate en frecuencia, se puede recurrir a otras políticas como FIFO. Ideal para patrones donde ciertos datos son permanentemente populares. Puede sufrir de estancamiento de caché, dificultando la sustitución de bloques que ya no son relevantes.

### 3. Implementación del Proyecto

Vamos a hacer un resumen, y hablar de algunos aspectos generales del código en C++. Diseñaremos un simulador de memoria caché que permita evaluar el rendimiento de diferentes políticas de reemplazo y niveles de asociatividad, calculando métricas de hit ratio, ciclos de CPU teóricos y tiempo real de ejecución.

Usaremos tres estructuras de datos principales. Primero, un bloque de caché que representa cada bloque individual dentro de la caché, con campos para indicar validez, identificar la dirección de memoria, registrar el último uso, tiempo de llegada y frecuencia de acceso. También usaremos conjuntos que agrupan bloques bajo un mismo índice. Finalmente, un simulador de caché que gestiona toda la lógica, incluyendo accesos, políticas y estadísticas.

La configuración del sistema establece que el tamaño total de la caché será de 8 KB y el

tamaño de cada bloque de 32 bytes. Se asume que un hit tiene un costo de un ciclo y un miss de 100 ciclos.

Las métricas de rendimiento incluyen el hit ratio, los ciclos de CPU teóricos y el tiempo real de ejecución.

El flujo de ejecución consiste en generar trazas, evaluar múltiples configuraciones de asociatividad, procesar accesos y aplicar políticas de reemplazo, registrando métricas en cada caso.

## 4. Análisis

Uno de los principales aportes del proyecto es la capacidad de modelar escenarios representativos de comportamiento real, tales como accesos aleatorios, presencia de localidad temporal y espacial, y cambios dinámicos en el conjunto de datos.

Desde el punto de vista experimental, el proyecto demuestra una correcta estructuración del proceso de evaluación, considerando variables relevantes como:

- La cantidad de accesos (escala del problema),
- El grado de asociatividad de la caché,
- El tipo de política de reemplazo,
- Y el patrón de generación de trazas.

Adicionalmente, el proyecto permite analizar el compromiso existente entre precisión y costo computacional. Políticas más complejas como LFU pueden ofrecer mejores resultados en términos de hit ratio en ciertos escenarios, pero implican un mayor tiempo de ejecución. Por el contrario, políticas más simples como FIFO presentan menor sobrecarga, aunque con limitaciones en su capacidad de adaptación.

Desde el punto de vista de implementación, el simulador cumple adecuadamente con los objetivos planteados, permitiendo una ejecución eficiente incluso en grandes volúmenes de

trazas (hasta millones de accesos), lo que valida su escalabilidad. No obstante, se identifican oportunidades de mejora, como la incorporación de variantes más sofisticadas de políticas (por ejemplo, LFU con envejecimiento), así como la inclusión de mecanismos adicionales de análisis, como la medición de misses obligatorios, de capacidad y de conflicto.

En términos generales, el proyecto logra demostrar de manera clara y práctica los principios fundamentales del funcionamiento de la memoria caché, así como las ventajas y limitaciones de las distintas políticas de reemplazo. Además, proporciona una base sólida para futuras extensiones, tanto a nivel académico como práctico.

## 5. Discusión de los Resultados

Para evaluar la eficiencia de las políticas de reemplazo (LRU, FIFO y LFU), se diseñó una metodología de pruebas que permite evaluar el desempeño de cada política bajo diferentes condiciones, midiendo dos métricas principales:

- Hit Ratio: proporción de accesos satisfechos por la caché.
- Tiempo de ejecución: tiempo real requerido por la simulación.

Se analizaron distintos escenarios variando:

- La cantidad de trazas (100, 500, 10,000, 50,000, 500,000, 1,000,000).
- El tipo de acceso a memoria (aleatorio, localidad temporal, localidad espacial y comportamiento por fases).
- El nivel de asociatividad de la caché (2, 4, 8 y 16 vías).

El simulador implementa una caché por conjuntos con diferentes grados de asociatividad.

Para cada acceso a memoria:

1. Se calcula el bloque correspondiente.
2. Se determina si el bloque está presente en la caché (hit) o no (miss).
3. En caso de miss, se aplica la política de reemplazo seleccionada.

Los escenarios evaluados fueron:

- Traza aleatoria: accesos completamente dispersos.
- Localidad temporal: alta probabilidad de reutilizar datos recientes.
- Localidad espacial: accesos a direcciones cercanas.
- Mixta por fases: cambio del conjunto de datos utilizados a lo largo del tiempo.

## **Escenario 1: Traza Aleatoria**

### **Resultados principales**

- Hit ratio extremadamente bajo:
- $\sim 0\%$  en 100 trazas
- $\sim 0.8\%$  en 1,000,000 trazas
- Comportamiento prácticamente idéntico entre LRU, FIFO y LFU.

|                                                      |                  |                              |                        |         |
|------------------------------------------------------|------------------|------------------------------|------------------------|---------|
| Cantidad de trazas: 100                              |                  |                              |                        |         |
| === Evaluando Caché con Asociatividad de 2 vías ===  |                  |                              |                        |         |
| -> Política: LRU                                     | Hit Ratio: 0.00% | Ciclos CPU (Teóricos): 10000 | Tiempo Real Ejecucion: | 0.02 ms |
| -> Política: FIFO                                    | Hit Ratio: 0.00% | Ciclos CPU (Teóricos): 10000 | Tiempo Real Ejecucion: | 0.02 ms |
| -> Política: LFU                                     | Hit Ratio: 0.00% | Ciclos CPU (Teóricos): 10000 | Tiempo Real Ejecucion: | 0.02 ms |
| === Evaluando Caché con Asociatividad de 4 vías ===  |                  |                              |                        |         |
| -> Política: LRU                                     | Hit Ratio: 0.00% | Ciclos CPU (Teóricos): 10000 | Tiempo Real Ejecucion: | 0.02 ms |
| -> Política: FIFO                                    | Hit Ratio: 0.00% | Ciclos CPU (Teóricos): 10000 | Tiempo Real Ejecucion: | 0.02 ms |
| -> Política: LFU                                     | Hit Ratio: 0.00% | Ciclos CPU (Teóricos): 10000 | Tiempo Real Ejecucion: | 0.02 ms |
| === Evaluando Caché con Asociatividad de 8 vías ===  |                  |                              |                        |         |
| -> Política: LRU                                     | Hit Ratio: 0.00% | Ciclos CPU (Teóricos): 10000 | Tiempo Real Ejecucion: | 0.04 ms |
| -> Política: FIFO                                    | Hit Ratio: 0.00% | Ciclos CPU (Teóricos): 10000 | Tiempo Real Ejecucion: | 0.04 ms |
| -> Política: LFU                                     | Hit Ratio: 0.00% | Ciclos CPU (Teóricos): 10000 | Tiempo Real Ejecucion: | 0.04 ms |
| === Evaluando Caché con Asociatividad de 16 vías === |                  |                              |                        |         |
| -> Política: LRU                                     | Hit Ratio: 0.00% | Ciclos CPU (Teóricos): 10000 | Tiempo Real Ejecucion: | 0.05 ms |
| -> Política: FIFO                                    | Hit Ratio: 0.00% | Ciclos CPU (Teóricos): 10000 | Tiempo Real Ejecucion: | 0.05 ms |
| -> Política: LFU                                     | Hit Ratio: 0.00% | Ciclos CPU (Teóricos): 10000 | Tiempo Real Ejecucion: | 0.05 ms |

|                                                      |                  |                                |                        |          |
|------------------------------------------------------|------------------|--------------------------------|------------------------|----------|
| Cantidad de trazas: 50000                            |                  |                                |                        |          |
| === Evaluando Caché con Asociatividad de 2 vías ===  |                  |                                |                        |          |
| -> Política: LRU                                     | Hit Ratio: 0.76% | Ciclos CPU (Teóricos): 4962281 | Tiempo Real Ejecucion: | 2.44 ms  |
| -> Política: FIFO                                    | Hit Ratio: 0.76% | Ciclos CPU (Teóricos): 4962182 | Tiempo Real Ejecucion: | 3.18 ms  |
| -> Política: LFU                                     | Hit Ratio: 0.79% | Ciclos CPU (Teóricos): 4960796 | Tiempo Real Ejecucion: | 3.52 ms  |
| === Evaluando Caché con Asociatividad de 4 vías ===  |                  |                                |                        |          |
| -> Política: LRU                                     | Hit Ratio: 0.78% | Ciclos CPU (Teóricos): 4961192 | Tiempo Real Ejecucion: | 4.87 ms  |
| -> Política: FIFO                                    | Hit Ratio: 0.78% | Ciclos CPU (Teóricos): 4961390 | Tiempo Real Ejecucion: | 4.15 ms  |
| -> Política: LFU                                     | Hit Ratio: 0.81% | Ciclos CPU (Teóricos): 4959806 | Tiempo Real Ejecucion: | 5.41 ms  |
| === Evaluando Caché con Asociatividad de 8 vías ===  |                  |                                |                        |          |
| -> Política: LRU                                     | Hit Ratio: 0.81% | Ciclos CPU (Teóricos): 4960004 | Tiempo Real Ejecucion: | 8.32 ms  |
| -> Política: FIFO                                    | Hit Ratio: 0.81% | Ciclos CPU (Teóricos): 4960103 | Tiempo Real Ejecucion: | 7.85 ms  |
| -> Política: LFU                                     | Hit Ratio: 0.82% | Ciclos CPU (Teóricos): 4959410 | Tiempo Real Ejecucion: | 10.78 ms |
| === Evaluando Caché con Asociatividad de 16 vías === |                  |                                |                        |          |
| -> Política: LRU                                     | Hit Ratio: 0.78% | Ciclos CPU (Teóricos): 4961291 | Tiempo Real Ejecucion: | 14.56 ms |
| -> Política: FIFO                                    | Hit Ratio: 0.78% | Ciclos CPU (Teóricos): 4961291 | Tiempo Real Ejecucion: | 12.38 ms |
| -> Política: LFU                                     | Hit Ratio: 0.80% | Ciclos CPU (Teóricos): 4960499 | Tiempo Real Ejecucion: | 21.23 ms |

|                                                      |                  |                                 |                        |           |
|------------------------------------------------------|------------------|---------------------------------|------------------------|-----------|
| Cantidad de trazas: 1000000                          |                  |                                 |                        |           |
| === Evaluando Caché con Asociatividad de 2 vías ===  |                  |                                 |                        |           |
| -> Política: LRU                                     | Hit Ratio: 0.82% | Ciclos CPU (Teóricos): 99185428 | Tiempo Real Ejecucion: | 50.83 ms  |
| -> Política: FIFO                                    | Hit Ratio: 0.82% | Ciclos CPU (Teóricos): 99184438 | Tiempo Real Ejecucion: | 50.41 ms  |
| -> Política: LFU                                     | Hit Ratio: 0.82% | Ciclos CPU (Teóricos): 99189487 | Tiempo Real Ejecucion: | 53.97 ms  |
| === Evaluando Caché con Asociatividad de 4 vías ===  |                  |                                 |                        |           |
| -> Política: LRU                                     | Hit Ratio: 0.82% | Ciclos CPU (Teóricos): 99188200 | Tiempo Real Ejecucion: | 82.53 ms  |
| -> Política: FIFO                                    | Hit Ratio: 0.82% | Ciclos CPU (Teóricos): 99187111 | Tiempo Real Ejecucion: | 78.97 ms  |
| -> Política: LFU                                     | Hit Ratio: 0.82% | Ciclos CPU (Teóricos): 99192160 | Tiempo Real Ejecucion: | 99.21 ms  |
| === Evaluando Caché con Asociatividad de 8 vías ===  |                  |                                 |                        |           |
| -> Política: LRU                                     | Hit Ratio: 0.82% | Ciclos CPU (Teóricos): 99192754 | Tiempo Real Ejecucion: | 143.33 ms |
| -> Política: FIFO                                    | Hit Ratio: 0.82% | Ciclos CPU (Teóricos): 99192358 | Tiempo Real Ejecucion: | 140.66 ms |
| -> Política: LFU                                     | Hit Ratio: 0.81% | Ciclos CPU (Teóricos): 99195229 | Tiempo Real Ejecucion: | 184.93 ms |
| === Evaluando Caché con Asociatividad de 16 vías === |                  |                                 |                        |           |
| -> Política: LRU                                     | Hit Ratio: 0.82% | Ciclos CPU (Teóricos): 99191962 | Tiempo Real Ejecucion: | 226.69 ms |
| -> Política: FIFO                                    | Hit Ratio: 0.82% | Ciclos CPU (Teóricos): 99191467 | Tiempo Real Ejecucion: | 215.80 ms |
| -> Política: LFU                                     | Hit Ratio: 0.81% | Ciclos CPU (Teóricos): 99194536 | Tiempo Real Ejecucion: | 383.06 ms |

Figura 1: Resultados de hit ratio para trazas aleatorias

## Análisis

En este escenario, los accesos a memoria no presentan ningún patrón de reutilización. Cada dirección es independiente de las anteriores, lo que implica ausencia total de localidad temporal y espacial.

Como consecuencia, la caché rara vez reutiliza información previamente almacenada, lo que explica el bajo hit ratio observado.

Las tres políticas presentan resultados similares debido a que no existe información útil (ni recencia ni frecuencia) que permita tomar decisiones de reemplazo más eficientes.

### **Conclusión del escenario**

En accesos aleatorios, la política de reemplazo tiene impacto mínimo, ya que no existe patrón de comportamiento que pueda ser aprovechado por la caché.

## **Escenario 2: Localidad Temporal**

### **Resultados principales**

- Hit ratio aumenta significativamente ( $\sim 4\%$  en grandes volúmenes).
- LFU presenta el mejor desempeño.
- LRU y FIFO muestran resultados similares.



```

Cantidad de trazas: 100

=== Evaluando Caché con Asociatividad de 2 vias ===
-> Política: LRU | Hit Ratio: 2.00% | Ciclos CPU (Teóricos): 9802 | Tiempo Real Ejecucion: 0.00 ms
-> Política: FIFO | Hit Ratio: 2.00% | Ciclos CPU (Teóricos): 9802 | Tiempo Real Ejecucion: 0.00 ms
-> Política: LFU | Hit Ratio: 2.00% | Ciclos CPU (Teóricos): 9802 | Tiempo Real Ejecucion: 0.00 ms

=== Evaluando Caché con Asociatividad de 4 vias ===
-> Política: LRU | Hit Ratio: 2.00% | Ciclos CPU (Teóricos): 9802 | Tiempo Real Ejecucion: 0.01 ms
-> Política: FIFO | Hit Ratio: 2.00% | Ciclos CPU (Teóricos): 9802 | Tiempo Real Ejecucion: 0.00 ms
-> Política: LFU | Hit Ratio: 2.00% | Ciclos CPU (Teóricos): 9802 | Tiempo Real Ejecucion: 0.00 ms

=== Evaluando Caché con Asociatividad de 8 vias ===
-> Política: LRU | Hit Ratio: 2.00% | Ciclos CPU (Teóricos): 9802 | Tiempo Real Ejecucion: 0.01 ms
-> Política: FIFO | Hit Ratio: 2.00% | Ciclos CPU (Teóricos): 9802 | Tiempo Real Ejecucion: 0.01 ms
-> Política: LFU | Hit Ratio: 2.00% | Ciclos CPU (Teóricos): 9802 | Tiempo Real Ejecucion: 0.01 ms

=== Evaluando Caché con Asociatividad de 16 vias ===
-> Política: LRU | Hit Ratio: 2.00% | Ciclos CPU (Teóricos): 9802 | Tiempo Real Ejecucion: 0.01 ms
-> Política: FIFO | Hit Ratio: 2.00% | Ciclos CPU (Teóricos): 9802 | Tiempo Real Ejecucion: 0.01 ms
-> Política: LFU | Hit Ratio: 2.00% | Ciclos CPU (Teóricos): 9802 | Tiempo Real Ejecucion: 0.01 ms

```

```

Cantidad de trazas: 50000

=== Evaluando Caché con Asociatividad de 2 vias ===
-> Política: LRU | Hit Ratio: 4.20% | Ciclos CPU (Teóricos): 4792199 | Tiempo Real Ejecucion: 3.11 ms
-> Política: FIFO | Hit Ratio: 4.19% | Ciclos CPU (Teóricos): 4792397 | Tiempo Real Ejecucion: 3.04 ms
-> Política: LFU | Hit Ratio: 4.66% | Ciclos CPU (Teóricos): 4769330 | Tiempo Real Ejecucion: 3.37 ms

=== Evaluando Caché con Asociatividad de 4 vias ===
-> Política: LRU | Hit Ratio: 4.19% | Ciclos CPU (Teóricos): 4792595 | Tiempo Real Ejecucion: 4.97 ms
-> Política: FIFO | Hit Ratio: 4.17% | Ciclos CPU (Teóricos): 4793387 | Tiempo Real Ejecucion: 4.70 ms
-> Política: LFU | Hit Ratio: 4.94% | Ciclos CPU (Teóricos): 4755272 | Tiempo Real Ejecucion: 6.40 ms

=== Evaluando Caché con Asociatividad de 8 vias ===
-> Política: LRU | Hit Ratio: 4.11% | Ciclos CPU (Teóricos): 4796555 | Tiempo Real Ejecucion: 8.48 ms
-> Política: FIFO | Hit Ratio: 4.10% | Ciclos CPU (Teóricos): 4797050 | Tiempo Real Ejecucion: 8.15 ms
-> Política: LFU | Hit Ratio: 4.87% | Ciclos CPU (Teóricos): 4758935 | Tiempo Real Ejecucion: 9.57 ms

=== Evaluando Caché con Asociatividad de 16 vias ===
-> Política: LRU | Hit Ratio: 4.15% | Ciclos CPU (Teóricos): 4794377 | Tiempo Real Ejecucion: 11.17 ms
-> Política: FIFO | Hit Ratio: 4.13% | Ciclos CPU (Teóricos): 4795565 | Tiempo Real Ejecucion: 12.63 ms
-> Política: LFU | Hit Ratio: 5.07% | Ciclos CPU (Teóricos): 4749233 | Tiempo Real Ejecucion: 20.72 ms

```

```

Cantidad de trazas: 1000000

=== Evaluando Caché con Asociatividad de 2 vias ===
-> Política: LRU | Hit Ratio: 4.31% | Ciclos CPU (Teóricos): 95734684 | Tiempo Real Ejecucion: 53.57 ms
-> Política: FIFO | Hit Ratio: 4.30% | Ciclos CPU (Teóricos): 95745178 | Tiempo Real Ejecucion: 53.90 ms
-> Política: LFU | Hit Ratio: 4.71% | Ciclos CPU (Teóricos): 95337694 | Tiempo Real Ejecucion: 56.62 ms

=== Evaluando Caché con Asociatividad de 4 vias ===
-> Política: LRU | Hit Ratio: 4.29% | Ciclos CPU (Teóricos): 95750623 | Tiempo Real Ejecucion: 81.94 ms
-> Política: FIFO | Hit Ratio: 4.28% | Ciclos CPU (Teóricos): 95762008 | Tiempo Real Ejecucion: 79.92 ms
-> Política: LFU | Hit Ratio: 4.95% | Ciclos CPU (Teóricos): 95095837 | Tiempo Real Ejecucion: 98.68 ms

=== Evaluando Caché con Asociatividad de 8 vias ===
-> Política: LRU | Hit Ratio: 4.31% | Ciclos CPU (Teóricos): 95729932 | Tiempo Real Ejecucion: 159.58 ms
-> Política: FIFO | Hit Ratio: 4.29% | Ciclos CPU (Teóricos): 95750821 | Tiempo Real Ejecucion: 147.66 ms
-> Política: LFU | Hit Ratio: 5.03% | Ciclos CPU (Teóricos): 95023468 | Tiempo Real Ejecucion: 182.18 ms

=== Evaluando Caché con Asociatividad de 16 vias ===
-> Política: LRU | Hit Ratio: 4.30% | Ciclos CPU (Teóricos): 95741614 | Tiempo Real Ejecucion: 226.46 ms
-> Política: FIFO | Hit Ratio: 4.28% | Ciclos CPU (Teóricos): 95765770 | Tiempo Real Ejecucion: 206.57 ms
-> Política: LFU | Hit Ratio: 5.08% | Ciclos CPU (Teóricos): 94970899 | Tiempo Real Ejecucion: 318.80 ms

```

Figura 2: Resultados de hit ratio para localidad temporal

## Análisis

En este caso, ciertos bloques son accedidos repetidamente en un corto periodo de tiempo.

Esto introduce localidad temporal, permitiendo que la caché reutilice datos.

Se observa que LFU obtiene mejor hit ratio, ya que prioriza bloques con mayor frecuencia de acceso.

LRU y FIFO presentan comportamientos similares, con ligera desventaja frente a LFU.

El mejor desempeño de LFU se explica porque mantiene en caché los bloques más utilizados y no elimina rápidamente elementos frecuentes.

### **Consideración importante**

LFU presenta un mayor costo computacional, reflejado en mayores tiempos de ejecución.

### **Conclusión del escenario**

LFU resulta más eficiente en escenarios con alta reutilización de datos, aunque con un mayor costo en tiempo de ejecución.

## **Escenario 3: Localidad Espacial**

### **Resultados principales**

- Hit ratio extremadamente alto ( $\sim 93\%$ – $94\%$ ).
- No existen diferencias entre LRU, FIFO y LFU.

|                                                      |                   |                            |                                |  |  |  |
|------------------------------------------------------|-------------------|----------------------------|--------------------------------|--|--|--|
| Cantidad de trazas: 100                              |                   |                            |                                |  |  |  |
| === Evaluando Caché con Asociatividad de 2 vías ===  |                   |                            |                                |  |  |  |
| -> Política: LRU                                     | Hit Ratio: 93.00% | Ciclos CPU (Teóricos): 793 | Tiempo Real Ejecucion: 0.00 ms |  |  |  |
| -> Política: FIFO                                    | Hit Ratio: 93.00% | Ciclos CPU (Teóricos): 793 | Tiempo Real Ejecucion: 0.00 ms |  |  |  |
| -> Política: LFU                                     | Hit Ratio: 93.00% | Ciclos CPU (Teóricos): 793 | Tiempo Real Ejecucion: 0.00 ms |  |  |  |
| === Evaluando Caché con Asociatividad de 4 vías ===  |                   |                            |                                |  |  |  |
| -> Política: LRU                                     | Hit Ratio: 93.00% | Ciclos CPU (Teóricos): 793 | Tiempo Real Ejecucion: 0.00 ms |  |  |  |
| -> Política: FIFO                                    | Hit Ratio: 93.00% | Ciclos CPU (Teóricos): 793 | Tiempo Real Ejecucion: 0.00 ms |  |  |  |
| -> Política: LFU                                     | Hit Ratio: 93.00% | Ciclos CPU (Teóricos): 793 | Tiempo Real Ejecucion: 0.00 ms |  |  |  |
| === Evaluando Caché con Asociatividad de 8 vías ===  |                   |                            |                                |  |  |  |
| -> Política: LRU                                     | Hit Ratio: 93.00% | Ciclos CPU (Teóricos): 793 | Tiempo Real Ejecucion: 0.00 ms |  |  |  |
| -> Política: FIFO                                    | Hit Ratio: 93.00% | Ciclos CPU (Teóricos): 793 | Tiempo Real Ejecucion: 0.00 ms |  |  |  |
| -> Política: LFU                                     | Hit Ratio: 93.00% | Ciclos CPU (Teóricos): 793 | Tiempo Real Ejecucion: 0.00 ms |  |  |  |
| === Evaluando Caché con Asociatividad de 16 vías === |                   |                            |                                |  |  |  |
| -> Política: LRU                                     | Hit Ratio: 93.00% | Ciclos CPU (Teóricos): 793 | Tiempo Real Ejecucion: 0.00 ms |  |  |  |
| -> Política: FIFO                                    | Hit Ratio: 93.00% | Ciclos CPU (Teóricos): 793 | Tiempo Real Ejecucion: 0.00 ms |  |  |  |
| -> Política: LFU                                     | Hit Ratio: 93.00% | Ciclos CPU (Teóricos): 793 | Tiempo Real Ejecucion: 0.00 ms |  |  |  |

|                                                      |                   |                               |                                |  |  |  |
|------------------------------------------------------|-------------------|-------------------------------|--------------------------------|--|--|--|
| Cantidad de trazas: 50000                            |                   |                               |                                |  |  |  |
| === Evaluando Caché con Asociatividad de 2 vías ===  |                   |                               |                                |  |  |  |
| -> Política: LRU                                     | Hit Ratio: 94.17% | Ciclos CPU (Teóricos): 338684 | Tiempo Real Ejecucion: 1.34 ms |  |  |  |
| -> Política: FIFO                                    | Hit Ratio: 94.17% | Ciclos CPU (Teóricos): 338684 | Tiempo Real Ejecucion: 1.33 ms |  |  |  |
| -> Política: LFU                                     | Hit Ratio: 94.17% | Ciclos CPU (Teóricos): 338585 | Tiempo Real Ejecucion: 1.63 ms |  |  |  |
| === Evaluando Caché con Asociatividad de 4 vías ===  |                   |                               |                                |  |  |  |
| -> Política: LRU                                     | Hit Ratio: 94.17% | Ciclos CPU (Teóricos): 338783 | Tiempo Real Ejecucion: 2.24 ms |  |  |  |
| -> Política: FIFO                                    | Hit Ratio: 94.17% | Ciclos CPU (Teóricos): 338783 | Tiempo Real Ejecucion: 2.20 ms |  |  |  |
| -> Política: LFU                                     | Hit Ratio: 94.15% | Ciclos CPU (Teóricos): 339377 | Tiempo Real Ejecucion: 2.24 ms |  |  |  |
| === Evaluando Caché con Asociatividad de 8 vías ===  |                   |                               |                                |  |  |  |
| -> Política: LRU                                     | Hit Ratio: 94.17% | Ciclos CPU (Teóricos): 338585 | Tiempo Real Ejecucion: 3.26 ms |  |  |  |
| -> Política: FIFO                                    | Hit Ratio: 94.17% | Ciclos CPU (Teóricos): 338585 | Tiempo Real Ejecucion: 3.21 ms |  |  |  |
| -> Política: LFU                                     | Hit Ratio: 94.16% | Ciclos CPU (Teóricos): 339179 | Tiempo Real Ejecucion: 3.46 ms |  |  |  |
| === Evaluando Caché con Asociatividad de 16 vías === |                   |                               |                                |  |  |  |
| -> Política: LRU                                     | Hit Ratio: 94.18% | Ciclos CPU (Teóricos): 338288 | Tiempo Real Ejecucion: 5.04 ms |  |  |  |
| -> Política: FIFO                                    | Hit Ratio: 94.18% | Ciclos CPU (Teóricos): 338288 | Tiempo Real Ejecucion: 5.18 ms |  |  |  |
| -> Política: LFU                                     | Hit Ratio: 94.16% | Ciclos CPU (Teóricos): 339278 | Tiempo Real Ejecucion: 5.63 ms |  |  |  |

|                                                      |                   |                                |                                  |  |  |  |
|------------------------------------------------------|-------------------|--------------------------------|----------------------------------|--|--|--|
| Cantidad de trazas: 1000000                          |                   |                                |                                  |  |  |  |
| === Evaluando Caché con Asociatividad de 2 vías ===  |                   |                                |                                  |  |  |  |
| -> Política: LRU                                     | Hit Ratio: 94.20% | Ciclos CPU (Teóricos): 6739921 | Tiempo Real Ejecucion: 29.22 ms  |  |  |  |
| -> Política: FIFO                                    | Hit Ratio: 94.20% | Ciclos CPU (Teóricos): 6739921 | Tiempo Real Ejecucion: 31.91 ms  |  |  |  |
| -> Política: LFU                                     | Hit Ratio: 94.20% | Ciclos CPU (Teóricos): 6742594 | Tiempo Real Ejecucion: 32.89 ms  |  |  |  |
| === Evaluando Caché con Asociatividad de 4 vías ===  |                   |                                |                                  |  |  |  |
| -> Política: LRU                                     | Hit Ratio: 94.20% | Ciclos CPU (Teóricos): 6740020 | Tiempo Real Ejecucion: 41.46 ms  |  |  |  |
| -> Política: FIFO                                    | Hit Ratio: 94.20% | Ciclos CPU (Teóricos): 6740119 | Tiempo Real Ejecucion: 44.08 ms  |  |  |  |
| -> Política: LFU                                     | Hit Ratio: 94.21% | Ciclos CPU (Teóricos): 6736951 | Tiempo Real Ejecucion: 40.68 ms  |  |  |  |
| === Evaluando Caché con Asociatividad de 8 vías ===  |                   |                                |                                  |  |  |  |
| -> Política: LRU                                     | Hit Ratio: 94.21% | Ciclos CPU (Teóricos): 6736951 | Tiempo Real Ejecucion: 62.41 ms  |  |  |  |
| -> Política: FIFO                                    | Hit Ratio: 94.21% | Ciclos CPU (Teóricos): 6736951 | Tiempo Real Ejecucion: 57.72 ms  |  |  |  |
| -> Política: LFU                                     | Hit Ratio: 94.21% | Ciclos CPU (Teóricos): 6736555 | Tiempo Real Ejecucion: 60.41 ms  |  |  |  |
| === Evaluando Caché con Asociatividad de 16 vías === |                   |                                |                                  |  |  |  |
| -> Política: LRU                                     | Hit Ratio: 94.20% | Ciclos CPU (Teóricos): 6739030 | Tiempo Real Ejecucion: 85.76 ms  |  |  |  |
| -> Política: FIFO                                    | Hit Ratio: 94.20% | Ciclos CPU (Teóricos): 6739327 | Tiempo Real Ejecucion: 91.95 ms  |  |  |  |
| -> Política: LFU                                     | Hit Ratio: 94.21% | Ciclos CPU (Teóricos): 6735268 | Tiempo Real Ejecucion: 104.50 ms |  |  |  |

Figura 3: Resultados de hit ratio para localidad espacial

## Análisis

En este escenario, los accesos a memoria se realizan sobre direcciones cercanas entre sí, lo que implica que múltiples accesos pertenecen al mismo bloque de memoria.

Esto genera alta reutilización de bloques ya cargados en caché y muy pocos reemplazos necesarios.

Como consecuencia, la política de reemplazo casi no influye en el rendimiento.

### **Conclusión del escenario**

En presencia de localidad espacial, el tamaño del bloque de caché es el factor determinante, mientras que la política de reemplazo pierde relevancia.

## **Escenario 4: Mixta por Fases**

### **Resultados principales**

- Hit ratio:
- $\sim 12\%$  para LRU y FIFO
- $\sim 6\% - 9\%$  para LFU
- LFU presenta el peor desempeño.




Figura 4: Resultados de hit ratio para trazas por fases

## Análisis

Este escenario simula un cambio en el conjunto de datos utilizados, donde la primera fase utiliza un conjunto de direcciones y la segunda fase otro completamente distinto.

Se observa que LRU se adapta rápidamente al cambio, eliminando datos antiguos, mientras que FIFO presenta un comportamiento similar aunque sin considerar recencia.

LFU presenta bajo rendimiento, ya que mantiene bloques que fueron frecuentes en fases anteriores pero que ya no son relevantes.

### **Conclusión del escenario**

LFU presenta un comportamiento deficiente en escenarios con cambios de fase, mientras que LRU y FIFO muestran mayor adaptabilidad.

## **Análisis del Tiempo de Ejecución**

Se observó que:

- FIFO es la política más rápida, debido a su simplicidad.
- LRU presenta un costo moderado.
- LFU es la más costosa.

Esto evidencia un compromiso entre eficiencia en hit ratio y costo computacional.

## **Conclusiones Generales**

El análisis realizado demuestra que el desempeño de las políticas de reemplazo no depende únicamente de la estructura de la caché, sino principalmente del patrón de acceso a memoria.

No existe una política universalmente superior, ya que cada una presenta ventajas y limitaciones según el contexto de ejecución.

## **6. Conclusiones**

El desempeño de las políticas de reemplazo depende principalmente del patrón de acceso a memoria. No existe una política universalmente superior.

LRU es adecuada para sistemas dinámicos, FIFO para simplicidad y LFU para patrones estables. Finalmente, el diseño de memoria debe considerar tanto la política como el comportamiento de acceso a los datos.